



申請日期: P1, 12. 5	IPC分類 H01R 4/00
申請案號: P113522	

(以上各欄由本局填註)

發明專利說明書

578345

一、 發明名稱	中文	使用單一位元偵測多重插座之網路
	英文	STRUCTURE FOR DETECTING PLUG/ UNPLUG STATUS OF PHONE-JACKS BY SINGLE BIT GENERATED BY A RESISTOR NETWORK
二、 發明人 (共2人)	姓名 (中文)	1. 謝文龍 2. 曾志宏
	姓名 (英文)	1. Shieh, Wen-Lung 2. Tseng, Chih-Hung
	國籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW
	住居所 (中文)	1. 臺北市內湖區環山路2段109巷6弄13號4樓 2. 臺北市八德路3段12巷20弄18號3樓
	住居所 (英文)	1. 4 Fl., No. 13, Alley 6, Lane 109, Sec. 2, Huanshan Rds., Neihu Chiu, Taipei, Taiwan 114, R.O.C. 2. 3 Fl., No. 18, Alley 20, Lane 12, Sec. 3. Bade Rd., Taipei, Taiwan
三、 申請人 (共1人)	名稱或 姓名 (中文)	1. 驛訊電子企業股份有限公司
	名稱或 姓名 (英文)	1. C-Media Electronics Inc.
	國籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中文)	1. 臺北市市民大道四段100號6樓 (本地址與前向貴局申請者不同)
	住居所 (營業所) (英文)	1. 6F, 100, Sec. 4, Civil Blvd., Taipei, Taiwan, R.O.C. 106
	代表人 (中文)	1. 鄭期成
	代表人 (英文)	1. Eric Cheng





四、中文發明摘要 (發明名稱：使用單一位元偵測多重插座之網路)

發明摘要：一種使用單一位元偵測多重插座之網路，包含：複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座包含彈片開關；複數個電阻器，係透過其分別跟隨之上述複數個插座的上述彈片開關而串聯耦合在一起，由上述複數個插座之狀態決定其串聯分流與否，上述彈片開關並聯上述複數個電阻器分壓；分壓電阻器，上述複數個電阻器再與並聯耦合的該分壓電阻器分壓，而得輸出節點之輸出電壓，以提供判斷插入插座之數目以及確定位置；及其中上述多重插座網路第一端點連接到第一參考電位，上述多重插座網路第一端點指上述複數個插座之第一插座與該複數個電阻器之對應電阻之共同端；上述多重插座網路之第二端點連接到第二參考電位，上述多重插座網路之第二端點指上述複數個插座之最後插座與該複數個電阻器之對應電阻之共同端。

陸、英文發明摘要 (發明名稱：STRUCTURE FOR DETECTING PLUG/ UNPLUG STATUS OF PHONE-JACKS BY SINGLE BIT GENERATED BY A RESISTOR NETWORK)

The scheme for detecting the plug-in status by using single bit generated by a network with serial resistors, comprising a plurality of jacks having a spring switch, wherein the number of the plurality of jacks can be selected depending on the demand and a plurality of resistors followed the spring switch and connected in serial. Output voltage-generating resistor is coupled to the




四、中文發明摘要 (發明名稱：使用單一位元偵測多重插座之網路)

伍、(一)、本案代表圖為：第 _____ 圖

(二)、本案代表圖之元件代表符號簡單說明：

陸、英文發明摘要 (發明名稱：STRUCTURE FOR DETECTING PLUG/ UNPLUG STATUS OF PHONE-JACKS BY SINGLE BIT GENERATED BY A RESISTOR NETWORK)


plurality of resistors in parallel to obtain the output voltage, thereby determining the plug-in status. Wherein the plurality of jacks and the plurality of resistors construct a multi-jack network, a first terminal of the multi-jack network refers to a common node between a first connecting terminals of the spring switch of the plurality of jacks and a first resistor of the



四、中文發明摘要 (發明名稱：使用單一位元偵測多重插座之網路)

陸、英文發明摘要 (發明名稱：STRUCTURE FOR DETECTING PLUG/ UNPLUG STATUS OF PHONE-JACKS BY SINGLE BIT GENERATED BY A RESISTOR NETWORK)

plurality of resistors, the first terminal being coupled to a first reference voltage, a second terminal of the multi-Jack network refers to a common node between the second connecting terminals of the last jack and the last resistor. Wherein the output voltage-generating resistor is coupled between the second terminal of the multi-Jack network and a second reference voltage.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

☐熟習該項技術者易於獲得, 不須寄存。





五、發明說明 (1)

發明領域：

本發明與一種偵測多重插座之裝置有關，特別是一種使用單一位元偵測多重插座之電阻器網路。

發明背景：

現在的影音相關之電子產品通常具備許多接線端，提供使用者聯接至其他外部裝置，以利於互相輸入輸出及傳遞訊號。這其中最被廣泛採用的，就是迷你型耳機端子，特別是應用在電腦系統上。主要原因在於這種端子體積小，又不佔面板的面積。為了讓電腦系統能夠偵測到目前在耳機插座上是否有任何插頭插入，以利於系統能做相關之處理，一般常採用一種附帶彈片開關的耳機插座。參閱圖一 a，所示者即為一先前技術之示例，在此圖中，耳機插座之接腳 3、4 為兩個訊號接點，接腳 5 為剛才所述兩個訊號的共同參考點，而接腳 1、2 則是剛才所述的彈片開關。目前市售的產品之彈片開關一般是設計成有插頭插入時是呈開路狀 (open)，反之為短路 (close or short)，如圖一 b 所示者，即是耳機插座有插頭插入時之狀況。利用習知技術，我們可以在開關之上加裝一個電阻器及一個參考電壓 VDD (如圖一 a 與圖一 b 所示)，而自節點 "Readback" 得到耳機插座之插入狀態。以本例而言，若無插頭插入則節點 "Readback" 因為透過插座 1 (Jack 1) 內的上述之彈片開關而耦合至到 "地" 電位，是故將在節




五、發明說明 (2)

點 "Readback" 得到 "地" 電位；而有插頭插入時，則因為彈片開關開路，節點 "Readback" 透過 10K ohms 的電阻器之耦合，將得到 "VDD" 電位。若是換成在有插頭插入時是呈短路狀態之彈片開關，則節點 "Readback" 上的情形則與上述狀態相反。系統只要偵測節點 "Readback" 之電位，便可得知插座 1 (Jack 1) 目前是否有插頭存在。以上之偵測方式，每一個耳機插座必須要有一個 "Readback" 節點，亦即耳機插座數量多時，節點 "Readback" 的數量也隨之增加。

如果偵測電路是被整合在單一的積體電路之內，則許多的 "Readback" 節點都需送入此積體電路之內，這將增加接腳數及成本。以下本發明將要提出一種不同於以往的接線方式，透過此種方式，不論有多少個耳機插座需要偵測，原則上只需要一個積體電路的腳位。

本項發明雖然十分適合應用於電腦系統中，但亦可應用於其他有類似需求的系統之內。本發明中，以耳機插座為實施對象，但熟之該項技藝者可知，亦可應用於其他類型之插座，在不脫離本發明之精神與範圍內所作之修改與類似的安排，均應包含在下述之申請專利範圍內。


發明目的及概述：



本發明之目的在於提供一種使用單一位元偵測多重插座之電阻器網路。

一種使用單一位元偵測多重插座網路，包含：複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座係包含彈片開關；複數個電阻器，係與其分別跟隨之上述複數個插座的上述彈片開關並聯之後而串聯耦合在一起，由上述複數個插座之狀態決定其串聯分壓與否，上述彈片開關並聯上述複數個電阻器分壓；分壓電阻器，上述複數個電阻器再與串聯耦合的該分壓電阻器分壓，而得輸出節點之輸出電壓，以提供判斷插入插座之數目以及確定位置；及其中上述多重插座網路第一端點連接到第一參考電位，上述多重插座網路第一端點指上述複數個插座之第一插座與該複數個電阻器之對應電阻之共同端；上述多重插座網路之第二端點連接到第二參考電位，上述多重插座網路之第二端點指上述複數個插座之最後插座與該複數個電阻器之對應電阻之共同端。

一種使用單一位元偵測多重插座網路，包含：複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座係包含彈片開關；複數個電阻器，係與其分別跟隨之上述複數個插座的上述彈片開關第一接點串聯之後而並聯耦合在一起，由上述複數個插座之狀態決定其並聯分流與否；分壓電阻器，上述複數個電阻器再與




五、發明說明 (4)

串聯耦合的該分壓電阻器分壓，而得輸出節點之輸出電壓，以提供判斷插入插座之數目以及確定位置；上述複數個電阻器之共同端連接到上述輸出節點；上述多重插座網路之上述分壓電阻器連接到第一參考電位；該複數個插座之上述彈片開關第二接點連接到第二參考電位。

一種使用單一位元偵測多重插座之主動式串聯電阻網路，包含：複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座係包含彈片開關；複數個電阻器，係與其分別跟隨之上述複數個插座的上述彈片開關並聯之後而串聯耦合在一起；輸出電壓基準電阻器，連接在於第一參考電位以及上述多重插座網路第一端點之間，該第一端點指的是該多重插座網路第一插座接腳與相對應電阻之共同端；一反相放大器 OPA，其第一端點 IN 與上述多重插座網路第一端點連接，該反相放大器 OPA 第二端點 IP 連接到第二參考電位，該反相放大器 OPA 之第三端點連接到該多重插座網路第二端點，該第二端點指的是該多重插座網路最後插座之第二接腳與相對應電阻之共同端，於該多重插座網路第二端點量測輸出電壓。

一種使用單一位元偵測多重插座之主動式並聯電阻網路，包含：複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座係包含彈片開關；複數個電阻器，係與其分別跟隨之上述複數個插座的上述彈片開關第一接點串聯之後而並聯耦合在一起，由該複數插



五、發明說明 (5)

座之狀態決定其並聯分流與否；輸出電壓產生電阻器，上述複數個電阻器之共同端連接至該輸出電壓產生電阻器第一端；一反相放大器 OPA 之 OP 端連接到該輸出電壓產生電阻器第二端；上述各彈片開關之共同端點連接到第一參考電位，上述反相放大器 OPA 之 IP 端連接到第二參考電位，該反相放大器 OPA 之 IN 端連接到上述複數個電阻器之共同端點，透過輸出電壓產生電阻器將多重插座網路各彈片開關上之總電流轉換為輸出電壓。

發明詳細說明：

上述習知技術所描述之電路中，每一個插座必須要有一個 "Readback" 節點，換言之，具有多重插座時，節點 "Readback" 的數量也隨之增加，而相對增加接腳數及成本。本發明提出一種接線方式與結構，透過本發明所揭露 (揭示) 之方式，不論有多少個插座需要偵測，原則上只需要一個積體電路的腳位。因此，本發明提供一種使用使用單一位元偵測多重插座之電阻器網路。

請參閱圖二，圖示為本發明使用單一位元偵測多重插座之電阻器網路示意圖，其中包含四個插座，必須注意的是，插座之數目可以任意配置，端視需求而定。本實施例所具數目只做一說明爾 (耳)，非用以限定本發明。圖二的實施例係採用彈片開關並聯電阻器來分壓。在此電路之中





五、發明說明 (6)

電阻器 R1、R2、R3、R4係透過其分別跟隨之四個耳機插座的彈片開關而串聯耦合在一起，由耳機插座之狀態決定其串聯分流與否，再與並聯耦合的電阻器 R5分壓，而得分壓節點 "Readback"之輸出電壓。

本發明的圖二實施例中，每一插座包含接腳 1、2，係為彈片開關，耳機插座之接腳 3、4 為兩個訊號接點，接腳 5 為訊號的共同參考點。每一插座之接腳 1、2並聯一電阻器，如本例為 R1、R2、R3、R4。上述之四個插座與四個電阻器構成一多重插座網路，多重插座網路第一端 N1指第一插座第一接腳與相對應電阻 R1之共同端，連接到第一參考電位，例如 VDD。多重插座網路第二端 N2指第四插座第二接腳與相對應電阻 R4之共同端。另有一第二參考電位，例如是 "地" 電位。於第二端點 N2與第二參考電位間連接一第五電阻 R5。透過與 R5 的電壓分配可知節點 "Readback"的電壓值，以提供判斷插入插座之數目以及確定位置。

在本實施例中，一共有四個耳機插座，如果依據需求，當然還可以任意擴充或是減少插座數目，此外上例中一共有五個電阻器，其阻值相同。值得注意的是，在圖二中若將 VDD 換接成 "地" 電位，而原來之 "地" 電位換接至 VDD，則仍符合原電路之設計理念。假設所有的插座都無插頭插入，則因為節點 "Readback" 將透過四個串聯





五、發明說明 (7)

之彈片開關耦合到電源 VDD 去，由電路原理可知，節點 "Readback" 的電位為 VDD (若是反接，則為 "地" 電位)。若有任何一個插座插入了插頭，則節點 "Readback" 不再是直接耦合到電源 VDD。而是經過電阻器 R1, R2, R3, 或 R4 其中之一。因為本實施例採用之電阻具有相同之阻抗，透過與 R5 的電壓分配可知節點 "Readback" 的電壓是 $VDD / 2$ 。當然也可以依據需要採用不同之阻抗，然都涵蓋於本發明精神之下。

假設不只一個插頭插入此四個耳機插座之中，則由電路原理可知 "Readback" 的電壓將比 $VDD / 2$ 再低。將此點電壓送入積體電路之內後，只需要一個簡單的 "比較器" (Comparator)，即可分辨出其電壓值是 VDD 或 $1/2$ VDD 以下，從而得知是否有任何插頭插入插座，以及其插入插座數量。


本實施例只需一個 "Readback" 節點即可偵測到多個耳機插座之插入狀態，但是不能分辨各個插座之狀態，亦即，是哪些插座有插頭插入。然而，我們可以進一步調整個別耳機插座所搭配的電阻器之阻值，使得個別插座在插入了插頭之下，會出現不同的狀況，以產生不同之 "Readback" 節點電壓，供偵測電路分辨之。甚至，在重疊的插入情況之下仍舊提供不同之資訊給偵測電路。雖然只有一個 "Readback" 節點來提供資訊，其提供的資訊量與多個 "Readback" 節點所能提供者無異。



五、發明說明 (8)

圖三即是一個經過調整電阻值之實施例。與圖二實施例對照可知，在圖三之中電阻器 $R1$ 之阻值被改成 $8R$ (即原先之 8 倍)； $R2$ 之阻值被改成 $4R$ ； $R3$ 之阻值被改成 $2R$ ，而 $R4$ 以及 $R5$ 不變。透過上述之安排，當插頭插入插座 Jack 4 時，由於 $R1$ 、 $R2$ 、 $R3$ 被插座 1、2、3 內之彈片開關短路，所以透過 $R4$ 與 $R5$ 的電壓分配，節點 "Readback" 的電壓是 $VDD / 2$ 。若插頭改插在 Jack C，則此時是 $R1$ 、 $R2$ 、 $R4$ 被 Jack 1、Jack 2、Jack 3、Jack 4 內之彈片開關短路，所以節點 "Readback" 的電壓由 $R3$ 與 $R5$ 的電壓分配得 $VDD / 3$ 。亦即產生了前述之 "個別插座在插入了插頭之下出現不同的狀況" 之現象。即使 Jack 3、4 同時插上插頭，此電路亦可得到 $R3 + R4 = 3R$ 與 $R5$ 之分壓 (節點 "Readback" 電壓 = $VDD / 4$)，從而分辨出目前是 Jack 3、4 同時插上插頭之狀況。

在圖三列出的真值表中，依據上述之原理列出了四個耳機插座之所有可能的插入組合；在所有的情況之下，節點 "Readback" 之電壓均不重複。只要將此電壓送入積體電路之內利用一個簡單之 ADC 來分辨輸入的電壓之大致範圍，即可僅用一個積體電路的腳位而判斷出外面四個插座之狀態。附帶一提的是，圖三中的電阻值之分配方式僅是一個例子，改用其他之分配方式仍不離本發明之精神。甚至，調整 $R5$ 之電阻值也能提高節點 "Readback" 電壓





五、發明說明 (9)

的變化量，有利於 ADC 來分辨其差異。例如 R5 改用 $4R$ ，則 Jack 4 被插上插頭時，節點 "Readback" 電壓自 $1/2 VDD$ 變為 $4/5 VDD$ ，而 Jack 1、Jack 2、Jack 3、Jack 4 皆被插上插頭時，節點 "Readback" 電壓自 $1/16 VDD$ 變為 $4/19 VDD$ 。亦即，用來分辨僅 Jack 4 被插上插頭，與 Jack 1、Jack 2、Jack 3、Jack 4 皆被插上插頭 "兩種情況的電壓之變化量提高了約 35%。以上對圖三的實施例之說明係針對前述之 "有插頭插入時是呈開路狀，否則為短路" 的彈片開關而言。換成反過來操作之彈片開關時，本實施例仍然有效，只不過附圖三真值表所列出的真值需做調整。此外如前述，圖三係本發明之一個四個插座的實施例，理論上插座之數量並無限制。另外，圖三的實施例係採用串聯不同電阻值之電阻器來分壓，以分辨不同的耳機插座。若是採用並聯不同電阻值之電阻器來分流，仍屬本發明的精神之延續。

圖四即是一個並聯電阻器分流之實施例。由電路原理可以理解，在此電路之中電阻器 R1、R2、R3、R4 係透過其分別跟隨之四個耳機插座的彈片開關而並聯耦合在一起，由耳機插座之狀態決定其並聯分流與否，再與串聯耦合的電阻器 R5 分壓，而得節點 "Readback" 之電壓。

以上本發明之諸實施例，在插頭插入插座時不同的組合之下，其電阻分壓或分流網路的輸出之變化情形，可以





五、發明說明 (10)

由以圖三為例之真值表看出，並非呈線性變化，這將增加偵測電路內之 ADC 對節點 "Readback" 電壓值之辨別之困難度及成本。例如一個只有四個耳機插座之系統，亦即最多 16 種插入之組合，但是卻不能採用一個只有 4-Bit 解析度之 ADC。以上例而言，ADC 之解析度需要到達 8-Bit。為此，可改採主動式 (Active) 電阻網路實施之。圖五 a 即是主動式串聯電阻網路之一個實施例。

此實施例中包含複數個插座，其包含彈片開關亦及接腳 1、2，耳機插座之接腳 3、4 為兩個訊號接點，接腳 5 為訊號的共同參考點，如圖二，但省略不於本圖中加以顯示。其電路結構大致與圖二相似，但是不同處在於第五電阻 R5 連接在於第一參考電位 ("VDC") 以及多重插座網路第一端點 N1 之間。第一端 N1 指的是多重插座網路第一插座第一接腳與相對應電阻 R4 之共同端。此實施例包含一反相放大器 OPA，其第一端點 IN 與上述第一端 N1 連接，反相放大器 OPA 第二端點 IP 連接到第二參考電位，本例中為 "地" 電位。反相放大器 OPA 第三端點連接到多重插座網路第二端點 N2，第二端 N2 指的是多重插座網路第四插座第二接腳與相對應電阻 R1 之共同端。於多重插座網路第二端點 N2 量測輸出電壓 "Readback"。

其中直流電壓 "VDC" 之目的，是在使此實施例中呈 "反相放大器" 組態的 OPA 能夠產生一個不同於 "地" 電





五、發明說明 (11)

位之輸出電壓。由電路原理可以理解，在上例中位於 OPA 的 IN 接腳與 OP 接腳之間的串聯電阻網路之總電阻值，是由各插座之插頭插入組合決定的，而插頭插入之組合與電阻網路之總電阻值之間又是呈線性的變化關係。因此 OPA 反相放大器的輸出電壓 "Readback" 也將隨著插頭插入插座時不同的組合而線線性的變化。如此一來即可只用 4-Bit 之 ADC 來分辨四個耳機插座之系統的狀況。

當然圖五 a 只是本發明改採主動式串聯電阻網路的一種實施例，亦可有其他相同精神的類似實施方式。例如可採用主動式並聯電阻網路或其他方式為之。參閱圖五 b 即是主動式並聯電阻網路之一個實施例。電路之中電阻器 R1、R2、R3、R4 係透過其分別跟隨之四個耳機插座的彈片開關而並聯耦合在一起，由耳機插座之狀態決定其並聯分流與否，上述電阻器 R1、R2、R3、R4 之共同端點 N3 再連接電阻器 R5 第一端，一反相放大器 OPA 之 OP 端連接到電阻器 R5 第二端；上述各彈片開關之共同端點 N4 則連接到第一參考電位（"VDC"）。上述反相放大器 OPA 之 IP 端連接到第二參考電位，如 "地" 電位，反相放大器 OPA 之 IN 端連接到上述電阻器 R1、R2、R3、R4 之共同端點 N3。於電阻器 R5 第二端量測輸出電壓 "Readback"。


其中直流電壓 "VDC" 之目的是在使此實施例中呈 "反相放大器" 組態的 OPA 能夠產生一個不同於 "地" 電位



五、發明說明 (12)

之輸出電壓。由電路原理可以理解，在上例中位於 OPA 的 IN 接腳與 OP 接腳之間的並聯電阻網路之總電阻值是由各插座之插頭插入組合決定的，而插頭插入之組合與電阻網路之總電阻值之間又是呈線性的變化關係。因此 OPA 反相放大器的輸出電壓 "Readback"，也將隨著插頭插入插座時不同的組合而線線性的變化。從而可以只用 4-Bit 之 ADC 來分辨四個耳機插座之系統的狀況。

對熟悉此領域技藝者，本發明雖以一較佳實例闡明如上，然其並非用以限定本發明精神。在不脫離本發明之精神與範圍內所作之修改與類似的安排，均應包含在下述之申請專利範圍內，此範圍應覆蓋所有類似修改與類似結構，且應做最寬廣的詮釋。



圖式簡單說明

圖示說明：

本發明的較佳實施例將於往後之說明文字中輔以下列圖形做更詳細的闡述：

圖一 a 以及圖一 b 為習知技術之電路結構圖。

圖二為本發明使用單一位元偵測多重插座網路。

圖三為本發明使用單一位元偵測多重插座網路之真值表。

圖四為本發明使用單一位元偵測主動式串聯電阻之多重插座網路。

圖五 a 係為本發明使用單一位元偵測多重插座網路之主動式串聯電阻網路。

圖五 b 係為本發明使用單一位元偵測多重插座網路之主動式並聯電阻網路。

符號對照：

插座之接腳 1、2，係為彈片開關

插座之接腳 3、4 為兩個訊號接點

接腳 5 為訊號的共同參考點

電阻器：R1、R2、R3、R4、R5


插座：Jack 1、Jack 2、Jack 3、Jack 4

輸出電壓節點：Readback

直流電壓：VDC

反相放大器：OPA，包含端點 IN、IP、OP


參考電位：VDD



六、申請專利範圍

申請專利範圍：

1. 一種使用單一位元偵測多重插座網路，包含：
複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座包含彈片開關；
複數個電阻器，係透過其分別跟隨之上述複數個插座之上述彈片開關而串聯耦合在一起，由上述複數個插座之狀態決定其串聯分流與否，上述彈片開關並聯上述複數個電阻器分壓；
分壓電阻器，上述複數個電阻器再與並聯耦合的該分壓電阻器分壓，而得輸出節點之輸出電壓，以提供判斷插入插座之數目以及確定位置；及
其中上述多重插座網路第一端點連接到第一參考電位，上述多重插座網路第一端點指上述複數個插座之第一插座與該複數個電阻器之對應電阻之共同端；上述多重插座網路之第二端點連接到第二參考電位，上述多重插座網路之第二端點指上述複數個插座之最後插座與該複數個電阻器之對應電阻之共同端。
2. 如申請專利範圍第 1 項之使用單一位元偵測多重插座網路，其中該第一參考電位為 VDD 或是 "地" 電位。
3. 如申請專利範圍第 1 項之使用單一位元偵測多重插座網路，其中該第二參考電位為 VDD 或是 "地" 電位。





六、申請專利範圍

4.如申請專利範圍第1項之使用單一位元偵測多重插座網路，其中該複數個插座之每一插座包含接腳1與接腳2，係為該彈片開關，接腳3以及4為兩個訊號接點，接腳5為訊號的共同參考點。

5.一種使用單一位元偵測多重插座網路，包含：
複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座包含彈片開關；
複數個電阻器，係透過其分別跟隨之上述複數個插座的上述彈片開關第一接點而並聯耦合在一起，由上述複數個插座之狀態決定其並聯分流與否，上述彈片開關串聯上述複數個電阻器分壓；
分壓電阻器，上述複數個電阻器再與串聯耦合的該分壓電阻器分壓，而得輸出節點之輸出電壓，以提供判斷插入插座之數目以及確定位置，其中上述複數個電阻器連接到上述輸出節點；及
其中上述多重插座網路之上述分壓電阻器連接到第一參考電位；其中該複數個插座之上述彈片開關第二接點連接到第二參考電位。

6.如申請專利範圍第5項之使用單一位元偵測多重插座網路，其中該第一參考電位為VDD或是"地"電位。



六、申請專利範圍

7.如申請專利範圍第5項之使用單一位元偵測多重插座網路，其中該第二參考電位為VDD或是"地"電位。

8.如申請專利範圍第5項之使用單一位元偵測多重插座網路，其中該複數個插座之每一插座包含接腳1與接腳2，係為該彈片開關，接腳3以及4為兩個訊號接點，接腳5為訊號的共同參考點。



9.一種使用單一位元偵測主動式串聯電阻之多重插座網路，包含：

複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座包含彈片開關；

複數個電阻器，係透過其分別跟隨之上述複數個插座的上述彈片開關而串聯耦合在一起；

輸出電壓產生電阻器，連接在於第一參考電位以及上述多重插座網路第一端點之間，該第一端點指的是該多重插座網路第一插座接腳與相對應電阻之共同端；

一反相放大器OPA，其第一端點IN與上述多重插座網路第一端點連接，該反相放大器OPA第二端點IP連接到第二參考電位，該反相放大器OPA之第三端點連接到該多重插座網路第二端點，該第二端點指的是該多重插座網路最後插座之第二接腳與相對應電阻之共同端，於該多重插座網路第二端點量測輸出電壓。



六、申請專利範圍

10.如申請專利範圍第9項之使用單一位元偵測主動式串聯電阻之多重插座網路，其中該第一參考電位為直流電壓 "VDC"，其中直流電壓 "VDC" 之目的是在使該反相放大器組態的 OPA能夠產生一個不同於 "地" 電位之輸出電壓。

11.如申請專利範圍第9項之使用單一位元偵測主動式串聯電阻之多重插座網路，其中該第二參考電位為 "地" 電位。

12.如申請專利範圍第9項之使用單一位元偵測主動式串聯電阻之多重插座網路，其中該複數個插座之每一插座包含接腳 1與接腳 2，係為該彈片開關，接腳 3以及 4為兩個訊號接點，接腳 5為訊號的共同參考點。



13.一種使用單一位元偵測主動式並聯電阻之多重插座網路，包含：

複數個插座，上述複數個插座之數目可以任意配置端視需求而定，上述複數個插座包含彈片開關；

複數個電阻器，係透過其分別跟隨之上述複數個插座的上述彈片開關第一接點而並聯耦合在一起，由該複數插座之狀態決定其並聯分流與否；

輸出電壓產生電阻器，上述複數個電阻器之共同端連接至該分壓電阻第一端；

一反相放大器 OPA之 OP端連接到該分壓電阻器第二端；及其中上述各彈片開關之共同端點連接到第一參考電位，上



六、申請專利範圍

述反相放大器 OPA 之 IP 端連接到第二參考電位，該反相放大器 OPA 之 IN 端連接到上述複數個電阻器之共同端點，於該主動式並聯電阻之多重插座網路各彈片開關之共同端點量測輸出電壓。

14. 如申請專利範圍第 13 項之使用單一位元偵測主動式並聯電阻之多重插座網路，其中該第一參考電位為直流電壓 "VDC"，其中直流電壓 "VDC" 之目的是在使該反相放大器組態的 OPA 能夠產生一個不同於 "地" 電位之輸出電壓。

15. 如申請專利範圍第 13 項之使用單一位元偵測主動式並聯電阻之多重插座網路，其中該第二參考電位為 "地" 電位。

16. 如申請專利範圍第 13 項之使用單一位元偵測主動式並聯電阻之多重插座網路，其中該複數個插座之每一插座包含接腳 1 與接腳 2，係為該彈片開關，接腳 3 以及 4 為兩個訊號接點，接腳 5 為訊號的共同參考點。






圖 一 A




圖 一 B




圖 二




圖 三




圖 四




圖 五 A




圖 五 B

插座1	插座2	插座3	插座4	電阻比值 較高：較低	輸出電壓 級距
0	0	0	0	0 : R	1 / 1
0	0	0	1	R : R	1 / 2
0	0	1	0	2 R : R	1 / 3
0	0	1	1	3 R : R	1 / 4
0	1	0	0	4 R : R	1 / 5
0	1	0	1	5 R : R	1 / 6
0	1	1	0	6 R : R	1 / 7
0	1	1	1	7 R : R	1 / 8
1	0	0	0	8 R : R	1 / 9
1	0	0	1	9 R : R	1 / 10
1	0	1	0	1 0 R : R	1 / 11
1	0	1	1	1 1 R : R	1 / 12
1	1	0	0	1 2 R : R	1 / 13
1	1	0	1	1 3 R : R	1 / 14
1	1	1	0	1 4 R : R	1 / 15
1	1	1	1	1 5 R : R	1 / 16

(0 = 未插入 , 1 = 插入)

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☒ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.